當(dāng)前位置：首頁? 技術(shù)支持 ? 柔性電路板廠為你推薦十五項(xiàng)PCB設(shè)計技巧（一）

柔性電路板廠為你推薦十五項(xiàng)PCB設(shè)計技巧（一）

文章來源：SMT技術(shù)網(wǎng)作者：查看手機(jī)網(wǎng)址

掃一掃！

掃一掃!

人氣：5947發(fā)布日期：2015-08-21 08:36【大中小】

PCB的設(shè)計是一款產(chǎn)品能否成功的關(guān)鍵，從選材到布線，無一不透露這精細(xì)。在這里，就讓柔性電路板廠為你推薦十五項(xiàng)PCB設(shè)計技巧供大家參考下，覺得有用的話要及時收藏哦~

1、如何選擇PCB板材?

　　選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)，設(shè)計需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。

　　例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計的頻率是否合用。

2、如何避免高頻干擾?

　　要想避免高頻干擾就要盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk)，可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces，在模擬信號旁邊還要注意數(shù)字地對模擬地的噪聲干擾。

3、在高速設(shè)計中，如何解決信號的完整性問題?

　　信號完整性基本上是阻抗匹配的問題，而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。

　　解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

4、差分布線方式是如何實(shí)現(xiàn)的?

　　差分對的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。

　　平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。

5、對于只有一個輸出端的時鐘信號線，如何實(shí)現(xiàn)差分布線?

　　要用差分布線一定是信號源和接收端也都是差分信號才有意義，所以對只有一個輸出端的時鐘信號是無法使用差分布線的。

6、接收端差分線對之間可否加一匹配電阻?

　　接收端差分線對間的匹配電阻通常會增加，其值應(yīng)等于差分阻抗的值，這樣信號品質(zhì)會好些。

7、為何差分對的布線要靠近且平行?

　　對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫校^適當(dāng)?shù)目拷且驗(yàn)檫@間距會影響到差分阻抗(differential impedance)的值, 此值是設(shè)計差分對的重要參數(shù)，需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。

在這里小編先介紹下前面的七項(xiàng)PCB設(shè)計技巧，明天小編再介紹后面八項(xiàng)，不要錯過哦~

ps:部分圖片來源于網(wǎng)絡(luò)，如有侵權(quán)，請聯(lián)系我們刪除

下一篇：柔性電路板廠推薦能讓照不到光線的房間瞬間光線滿滿的智能采光鏡上一篇：電路板廠為你解析鉻在焊料中的作用